7月30日，外媒The Information援引知情人士消息披露，全球晶圆制造龙头台积电正在推进一款全新先进封装技术的研发工作，技术路线对标英特尔已实现商用的嵌入式多芯片互连桥接（EMIB）方案，内部工程师将其简称为“类EMIB”技术。消息称，台积电正与台湾IC载板厂商景硕科技合作开发该技术，由景硕负责设计并制造承载硅桥、连接上方芯片零部件的基板。

CoWoS产能枯竭，倒逼台积电开启技术备胎

台积电布局类EMIB的直接动因，是主导多年的CoWoS封装产能已触及天花板。在7月16日的财报电话会上，台积电CEO魏哲家坦承，公司封装产能“紧张到正在限制客户增长”。公开供应链数据显示，台积电CoWoS-L产能在2026年已全部售罄，大部分头部客户订单已顺延至2027年，极端订单交期最长达到78周。尽管台积电正将月产能从2024年底的约35000片晶圆提升至2026年底的130000片，但2026年的供需缺口仍约20%。

产能缺口为英特尔打开了窗口。据多家外媒报道，谷歌已向英特尔下单，计划2028年前委托其封装超过300万颗自研TPU；亚马逊AWS的Trainium3加速器也将采用英特尔EMIB-T平台；联发科更是在2026年5月宣布采用双封装策略——训练类AI芯片继续使用台积电CoWoS，推理类芯片则采用英特尔EMIB。头部AI芯片企业也在评估备选封装供应链方案，行业竞争已经从晶圆制程工艺延伸至后端先进封装赛道。

EMIB：成本与效率优势显著，英特尔借机弯道超车

EMIB全称为嵌入式多芯片互连桥接，是英特尔自2017年起大规模量产的先进封装技术。与传统CoWoS使用完整硅中介层覆盖整个封装区域不同，EMIB仅在两颗芯片需要高速通信的边缘位置嵌入微型硅桥，其余区域使用有机基板。这种设计省去了大面积硅中介层的成本和面积开销。

据外媒Wccftech报道，英特尔EMIB-T封装良率已接近90%，且成本较台积电CoWoS低约50%。不过，EMIB-T距离大规模量产仍面临挑战，主要瓶颈在于基板良率仅约50%。英特尔强调，EMIB的一项关键优势在于其与IP和制程节点无关的特性——客户能够将采用不同架构、不同晶圆厂制程节点制造的芯片自由封装在一起。消息指称，英特尔正藉由EMIB技术寻求弯道超车，甚至吸引英伟达评估将其用于下一代处理器。

台积电的双重意图：防守与扩阵

对台积电而言，研发类EMIB技术既是防守也是扩阵。一方面，这是对英特尔凭借EMIB技术持续抢夺AI芯片封装订单的正面回应；另一方面，也顺应了客户对“更多产能＋更多整合方案”的双重诉求。

从技术定位来看，台积电类EMIB方案核心对标英特尔成熟EMIB工艺，核心逻辑是放弃高成本中介层，采用嵌入式硅桥直连架构，大幅简化封装流程。相较于传统CoWoS工艺，类EMIB方案能够有效缩短生产周期、降低设备与制造成本，同时规避CoWoS产能受限的问题，适配中高端AI芯片、多芯片异构集成、高性能处理器等规模化量产场景。

叠加此前玻璃基板CoWoS、CoPoS面板级封装等多条技术路线投入，类EMIB项目落地后将进一步丰富台积电先进封装技术储备，形成覆盖不同成本、不同集成密度需求的完整方案体系。

先进封装进入双轨时代

分析人士指出，AI浪潮已促使先进封装迈入“双轨时代”：CoWoS持续巩固旗舰训练芯片市场，而类EMIB等技术则填补大尺寸、成本与供应链分散需求。台积电积极补强技术版图，显示先进封装竞争已升级为“前段制造＋后段整合”的全方位对决。

产能布局方面，英特尔在新墨西哥州Rio Rancho的Fab 9和Fab 11X已进入3D先进封装量产，马来西亚槟城封装基地将于2026年晚些时候投入运营；台积电则计划在美国建设先进封装设施，预计2027年底至2028年投入运营。

这场围绕先进封装的博弈，本质上是两家半导体巨头在AI时代的又一次正面交锋。台积电凭借CoWoS在高端AI芯片封装领域建立的技术壁垒，正在被英特尔用EMIB从成本和产能两个维度同时突破。而台积电选择“打不过就加入”——研发类EMIB技术，既是对英特尔技术路线的认可，也是对自身CoWoS产能瓶颈的务实回应。先进封装的市场格局，正从台积电一家独大走向双雄并立。